> > > > 128 ядер и DDR4: ARM ускоряет интерконнект и контроллер памяти

128 ядер и DDR4: ARM ускоряет интерконнект и контроллер памяти

Опубликовано:

armСовременные SoC обзаводятся все большим числом ядер. Десять ядер уже стали стандартом для high-end SoC, хотя, конечно, можно долго спорить о пользе такого количества. Процессоры с ядрами на основе архитектуры ARM продолжают завоевывать серверный рынок. Те же сетевые решения выигрывают от увеличения эффективности. В подобных SoC и 128 ядер – не редкость.

Но процессорам со 128 ядрами требуются не только быстрые вычислительные ядра, но и максимально скоростной интерконнект, чтобы ядра могли обмениваться данными между собой, кэшем и регистрами. Интерфейс памяти тоже довольно важен, здесь как раз ARM упоминает быстрый CoreLink CMN-600, а в контроллере памяти DMC-620 используется 8-канальный интерфейс DDR4.

ARM CoreLink CMN-600
ARM CoreLink CMN-600

Предшественник интерконнекта CoreLink CMN-600 под названием CoreLink CCN-512 поддерживал 12 кластеров, каждый с четырьмя ядрами. Через когерентные соединения внутри SoC можно было устанавливать до 48 ядер. Новый интерконнект CoreLink CMN-600 поддерживает до 128 ядер в 32 кластерах по 4 ядра. Кроме CoreLink CMN-600 был представлен новый кэш Agile System Cache. Он призван улучшить взаимодействие SoC с устройствами ввода/вывода.

Новый контроллер памяти DMC-620 поддерживает до 8 каналов DDR4, хотя предшественник DMC-520 поддерживал только четыре канала DDR3. Каждый канал DMC-620 может работать с памятью DDR4 емкостью до 1 Тбайт, что позволяет оснастить SoC до 8 Тбайт оперативной памяти. Для DMC-620 ARM обещает снижение задержек на 50%, а пропускная способность должна увеличиться в пять раз. Причина, по всей видимости, кроется в поддержке DDR4-3200 со скоростью 3.200 MT/s, которая в два раза быстрее DDR3-1600 с 1.600 MT/s. Поскольку число каналов увеличилось в два раза, теоретически пропускная способность повысилась в четыре раза. ARM упоминает 5-кратный прирост, что, вероятно, связано с дополнительными оптимизациями.

ARM DMC-620
ARM DMC-620

ARM опубликовала некоторую информацию о вычислительной производительности. 64 ядра Cortex-A72 будут в 2,5 раза быстрее 32 ядер Cortex-A72 в тесте SPEC int2600_rate. По сравнению с 16 ядрами Cortex-A57 64 ядра Cortex-A72 будут быстрее в шесть раз. Так что улучшенный контроллер памяти в тестах дает хорошее масштабирование. У настольных процессоров переход с DDR3 на DDR4 не привел к столь существенному приросту.

Тесты CoreLink CMN-600 и DMC-620
Тесты CoreLink CMN-600 и DMC-620

CoreLink CMN-600 и DMC-620 IMC должны вскоре появиться в серверных SoC. Поскольку производители SoC редко раскрывают свои лицензии, будет сложно точно узнать, кто именно лицензирует технологии ARM. Но производители Qualcomm, Avago и Broadcom – первые кандидаты на эту роль.