На форуме Open Innovation Platform (OIP) компания TSMC рассказала о своих планах на будущее в области корпусировки чипов, а именно о технологии Chip-on-Wafer-on-Substrate (CoWoS). Она более подробно определила прежние цели по размеру используемого слоя интерпозера. В настоящее время корпусировка CoWoS ограничена трехкратным пределом Reticle Limit, то есть максимальным размером монолитного кристалла.
В текущем производстве с использованием EUV-литографии этот предел составляет 858 мм² и практически исчерпан, например, графическим процессором Blackwell от NVIDIA. Два графических процессора Blackwell и восемь чипов памяти HBM3E размещают в корпусировке, изготовленной TSMC. N5 SoIC (System-on-Integrated Chips) в корпусировке CoWoS с 3,3-кратным пределом Reticle Limit — это текущий максимум для TSMC.
По данным Tom’s Hardware, в следующем году TSMC планирует использовать N3/N2 SoIC в корпусировке с пределом Reticle Limit в 5,5 раз. Вычислительные кристаллы при этом вряд ли будут больше текущих из-за технических ограничений (см. Reticle Limit), но в корпусировке можно разместить до 12 чипов HBM4.
Начиная с 2027 года, TSMC предполагает, что технология CoWoS разовьется настолько, что корпусировку можно будет производить с превышением предела Reticle Limit в 9 раз, то есть можно будет вместить более двенадцати чипов HBM4. Многое будет зависеть от дизайна и структуры, запланированных заказчиками чипов. Они также определяют количество вычислительных кристаллов.
Вычислительные чипы в то время будут производить уже по техпроцессу A16. Большой вопрос заключается в том, будет ли TSMC к тому времени использовать литографию High-NA EUV. В настоящее время она запланирована только для A14. Помимо размера подложки, всё более важную роль будет играть слой интерпозера. Этот вопрос также активно исследуется — не только в TSMC (см. исследования Intel по стеклянным подложкам).
Все более крупные корпусировки — это одно измерение в производстве чипов, третье — высота. В настоящее время TSMC фокусируется на N6-on-N5 для SoIC, N3-on-N2 станет возможным с 2025 года, а A16-on-N2 ожидают в 2027 году. Таким образом, корпусировка остается технической проблемой и одновременно ключевым компонентом для повышения вычислительной производительности.
High-NA EUV устанавливает новые пределы Reticle Limit
В настоящее время предел Reticle Limit составляет максимальное значение 858 мм² при EUV-литографии. В High-NA EUV числовая апертура вдвое сократит площадь кристалла для процесса экспонирования. Причина кроется в структуре масок экспонирования. Каждая EUV-маска состоит из многослойной стопки слоев (MoSI, monosilicon multilayer), которые вызывают отражения. Чтобы угол экспозиции не превышал определённых пределов, используют анаморфотные линзы. При этом для типичных 6" масок полнопольная экспозиция (Full Field) уже невозможна и приходится использовать полупольную (Half Field) экспозицию.
Таким образом, предел Reticle Limit, то есть максимальный размер чипов, которые можно произвести, уменьшается вдвое — с нынешних 26 x 33 мм (858 мм²) до 26 x 16,5 мм (429 мм²). Если чип должен быть больше этих 429 мм², придется использовать так называемое сшивание (stitching). При этом две половинки чипа экспонируют отдельно и соединяют вместе. Однако сшивание может приводит к дополнительным ошибкам и снижает долю выхода годных кристаллов.
Дополнительную информацию о литографии с High NA-EUV можно найти в отдельной статье.
Подписывайтесь на группу Hardwareluxx ВКонтакте и на наш канал в Telegram (@hardwareluxxrussia).