Исследовательское подразделение IBM объявило о разработке технологии производства по нормам менее 1 нм. Однако компания сосредоточилась не только на новом техпроцессе, но и на самой архитектуре полупроводников. IBM следует отраслевому тренду и делает ставку на CFET (Complementary FET). Предполагается, что эта архитектура станет следующим этапом развития после GAA (Gate-All-Around) и позволит еще сильнее повысить производительность и энергоэффективность.
Если классические плоские транзисторы были двухмерными, то GAA уже используют дополнительное измерение. В отличие от транзисторов FinFET, где затвор охватывает канал только с трех сторон, в GAA-структурах он окружает канал полностью. Это позволяет гораздо точнее управлять током и значительно снижает паразитные токи утечки. В архитектуре CFET транзисторы pFET и nFET располагаются друг над другом, благодаря чему на той же площади удается разместить больше транзисторов.
По оценкам IBM, технология NanoStack обеспечит:
- увеличение плотности логических элементов на 50 %;
- прирост производительности на 50 % при том же энергопотреблении;
- повышение энергоэффективности на 70 % при той же производительности;
- улучшение масштабирования массивов SRAM на 40 %.
При этом компания сравнивает перспективный 0,7-нм техпроцесс со своей собственной 2-нм технологией.
Хотя для техпроцесса менее 1 нм IBM пока не использует литографию High-NA EUV, компания уже устанавливает в своем исследовательском центре соответствующий сканер ASML. Совместно с Lam Research, Tokyo Electron (TEL) и SCREEN Semiconductor Solutions IBM разрабатывает технологический процесс на базе High-NA EUV. По данным компании, она уже успешно выполнила первые этапы экспонирования.
Конкретные параметры, например шаг затвора (gate pitch) или металлических соединений (metal pitch), IBM для 7-ангстремного техпроцесса пока не раскрывает. Известно лишь, что используемые нанолисты (nanosheets) имеют толщину около 15 атомов кремния, а расстояние между соседними слоями составляет примерно 9 нм, или около 27 атомов.
Главная сложность такого подхода связана с самим производством. В отличие от традиционных монолитных транзисторов, pFET и nFET изготавливаются на разных кремниевых пластинах, после чего соединяются между собой. Такой процесс wafer-to-wafer bonding требует выравнивания с точностью до отдельных атомов и значительно сложнее существующих технологий. IBM использует чрезвычайно тонкий диэлектрический промежуточный слой, который одновременно обеспечивает надежное соединение транзисторов и минимизирует паразитную емкость, чтобы не ухудшить электрические характеристики.
Еще одно преимущество этой архитектуры заключается в более гибком выборе материалов. Поскольку pFET и nFET производятся отдельно, для каждого типа транзисторов можно подобрать оптимальные полупроводниковые материалы с учетом их функций и положения в многослойной структуре. IBM пока не раскрывает, какие именно материалы планирует использовать, поскольку до коммерческого внедрения технологии остается еще несколько лет. Кроме того, разделение производства на два независимых процесса упрощает обработку каждой пластины, так как на ней формируется только часть будущего транзистора.
Концепцию дополняют и другие современные технологии, часть которых уже начинает применяться в отрасли. В частности, речь идет о системе подвода питания с обратной стороны кристалла Backside Power Delivery Network (BSPDN). Она играет ключевую роль в работе многослойных структур и уже используется в техпроцессе Intel 18A.
Впереди еще долгий путь...
Появление принципиально новой архитектуры транзисторов — редкое событие для полупроводниковой отрасли. Последним крупным технологическим прорывом стали FinFET, а сейчас индустрия только начинает переходить на транзисторы GAA (Gate-All-Around).
Предложенный IBM подход, при котором транзисторы формируются за счет высокоточного соединения двух кремниевых пластин, представляет собой серьезную технологическую задачу. Необходимо не только обеспечить высокую точность производства, но и гарантировать долговременную надежность полученной структуры. IBM утверждает, что ей удалось решить эти проблемы. Взамен компания рассчитывает получить существенные преимущества: увеличить плотность размещения транзисторов примерно на 50 %, повысить производительность на 50 % при том же энергопотреблении либо сократить энергопотребление до 70 % при сохранении прежней производительности.
В долгосрочной перспективе считается, что в течение следующего десятилетия архитектуры FinFET и GAA исчерпают потенциал дальнейшего масштабирования. IBM рассматривает NanoStack как одного из возможных преемников и считает, что эта технология поможет преодолеть физические ограничения традиционного уменьшения размеров транзисторов. Пока NanoStack остается исследовательским проектом, и переход от лабораторных образцов к серийному производству займет еще несколько лет. Однако именно в подобных разработках IBM обладает большим опытом. Компания уже неоднократно доводила перспективные технологии — от более ранних техпроцессов до 7-нм и 2-нм — до стадии промышленного внедрения. По оценке самой IBM, первые реальные чипы на базе NanoStack могут появиться примерно через пять лет.
Например, разработанный IBM 2-нм техпроцесс уже лицензировала японская контрактная фабрика Rapidus, которая использует его в адаптированном виде. Вполне вероятно, что аналогичным путем будет развиваться и технология NanoStack. Какая именно компания первой получит лицензию IBM на ее использование, пока остается неизвестным.
Подписывайтесь на группу Hardwareluxx ВКонтакте и на наш канал в Telegram (@hardwareluxxrussia).