Только что мы опубликовали новость о сотрудничестве Cadence с TSMC по производству "бутербродов" Wafer-on-Wafer, теперь появилась информация о контроллере памяти DDR5. Речь пока идет о прототипе с поддержкой стандарта DDR5 от JEDEC в первой версии.
Чип, разработанный Cadence, произведен TSMC по 7-нм техпроцессу, скорость передачи данных составляет 4.400 MT/s. Что на 35% быстрее популярного сегодня стандарта DDR4 с пропускной способностью 3.200 MT/s. Cadence предлагает два варианта физического интерфейса High-Speed (HS) PHY и Low-Power (LP) PHY, что позволит применять память DDR5 в разных сценариях. За финальную аппаратную реализацию здесь уже отвечала Micron.
С памятью DDR5 можно ожидать изменений и на сегменте серверов. Сегодня на этом рынке уже неспокойно, поскольку Intel и другие производители все чаще будут использовать NVDIMM, то есть сочетание памяти DRAM и NAND, в ближайшие месяцы и годы. Intel будет также поддерживать RAM с технологией 3D XPoint на сокете LGA 4189 с процессорами Cascade Lake-SP Xeon. Хотя это приведет к росту энергопотребления до 15-18 Вт на DIMM. Что касается серверной памяти DDR5, планируется отдельная подача питания на модули, стабилизаторы будут снижать подаваемое напряжение 12 В до нужного уровня.
"TSMC recognizes the importance of next-generation DRAM for our enterprise and data center customers. We’re pleased Cadence has proven interoperability with prototype DDR5 memory devices in our industry-leading 7nm process. This demonstrates a path to higher bandwidth and density for future server and storage devices manufactured at TSMC."
Контроллер памяти DDR5 дополнит ассортимент DDR-контроллеров и PHY-IP Cadence. На данный момент компания предлагает контроллеры LPDDR4X, LPDDR4, LPDDR3, LPDDR2, DDR4, DDR3 и DDR3L. Вскоре на рынке должны появиться SoC с интегрированными контроллерами памяти DDR5.