Сегодня почти все указывает на тот факт, что в будущем процессоры и GPU начнут все больше опираться на дизайн MCM, то есть несколько кристаллов в одной упаковке. Intel уже публиковала некоторые планы в данном направлении, AMD реализовала подход MCM с процессорами Ryzen, Ryzen Threadripper и EPYC. И опыт, полученный AMD с процессорами Zen, наверняка будет использован в грядущих видеокартах на архитектуре RDNA.
Еще в 2017 году NVIDIA опубликовала документ, описывающий возможность появления многочиповых модулей в контексте GPU. Вместо одного монолитного чипа в упаковке присутствует несколько кристаллов. Информация, которую Intel раскрыла насчет архитектуры Xe, тоже указывает на модульную структуру чипа.
Документ, опубликованный NVIDIA (PDF), указывает на масштабируемый модуль для ускорения вычислений глубокого обучения (Scalable Multi Chip Module-based Deep Neural Network Accelerator with Ground Reference Signaling), который будет производиться по 16-нм техпроцессу. Дизайн позволит масштабировать производительность с 0,32 до 128 TOPS, то есть с 0,32 до 128 триллионов вычислительных операций в секунду - имеются в виду вычисления с малой точностью. Для сравнения, ускоритель NVIDIA Tesla V100 для дата-центров дает около 125 TOPS, но при этом требует во много раз большей энергии, чем чип, разрабатываемый NVIDIA.
Причем чип уже не является теоретической разработкой, он уже выпущен по 16-нм технологии. Плотность вычислений составляет 1,29 TOPS/мм², эффективность 0,11 пДж/OP. Вариант с одним вычислительным элементом (PE, processing element) достигает производительности 4,01 TOPS. В случае использования 36 PE мы получаем 127,8 TOPS. NVIDIA также предлагает варианты с 1x1 или 2x2 PE для мобильного использования. Для автономного вождения разрабатывается чип с 4x4 PE. Для дата-центров более актуальны модели с 6x6 PE.
Конечно, подобный чип для вычислений ИИ вряд ли стоит сравнивать с классическим GPU. Чипы PE не содержат потоковых процессоров, они просто ориентированы на другие вычисления. NVIDIA планирует использовать восемь векторных блоков для вычислений совмещенного умножения-сложения (MAC).
Довольно важен и интерконнект. Кроме PE число до 36, в упаковке будет использоваться процессор RISC-V. Он дополняется пакетным коммутатором NoC (network-on-chip) и маршрутизатором NoP (network-on-package). Присутствует и глобальный буфер (Global Buffer, GB). Интерконнект реализован в полносвязной топологии mesh. Особой функций можно назвать GRS (ground referenced signaling) в качестве физического уровня передачи данных для интерконнекта, причем даже между разными упаковками.
NVIDIA также упомянула и особую функцию дизайна MCM. Высокая эффективность достигается благодаря тому, что отдельные блоки могут работать на разных частотах и напряжениях. Если все 36 вычислительных элементов PE не используются, на полной частоте и напряжении работают только непосредственно загруженные блоки PE.
В случае монолитных чипов подобных подход был возможен через так называемое стробирование (power gating). Неиспользованные области чипов выключались, чтобы экономить энергию.
Chiplet - путь к будущему
Становится все более очевидным, что ни одному производителю не получится избежать перехода на дизайн chiplet. AMD, Intel и NVIDIA сегодня находятся на разных этапах разработки. AMD уже реализовала данный подход с процессорами Ryzen третьего поколения и процессорами EPYC второго поколения, Intel тоже наверняка выпустит свои решения в не столь далеком будущем.
Конечно, можно долго спорить о том, что именно следует понимать под дизайном MCM или chiplet, тем более схожие подходы мы уже неоднократно наблюдали в прошлом. Подход AMD с кристаллами CPU по 7-нм техпроцессу и кристаллом ввода/вывода по 12-нм техпроцессу можно назвать первой настоящей реализацией дизайна chiplet. Чипы в подобной упаковке разрабатываются и производятся отдельно друг от друга, после чего объединяются в одной упаковке.
В следующем поколении видеокарт GeForce подобных изменений вряд ли можно ждать, но рано или поздно NVIDIA тоже перейдет на дизайн chiplet или MCM. Вероятно, первым шагом станут продукты для дата-центров. На что явно намекает опубликованная документация ускорителя ИИ.