На выставке CES AMD использовала внимание аудитории не только для анонса Ryzen 7 9850X3D и новых процессоров Ryzen AI и Ryzen AI Max, но и для демонстрации обновленной стратегии в сегменте центров обработки данных. Уже в этом году компания планирует заметный рывок за счет процессоров EPYC на архитектуре Zen 6 (Venice) и ускорителей серии Instinct MI400. Цель очевидна — выйти на сопоставимый уровень с NVIDIA в сегменте дата-центров ИИ.
AMD все отчетливее показывает, как именно намерена закрывать разные рыночные ниши с технической точки зрения. Для AI-гиперскейлеров компания предлагает связку из процессоров EPYC и ускорителей Instinct MI455X. Эти ускорители используют два вычислительных чиплета и двенадцать стеков памяти HBM4, что дает 432 ГБ памяти при пропускной способности 19,6 ТБ/с. Сами вычислительные чиплеты AMD планирует выпускать на мощностях TSMC по 2-нм техпроцессу, что делает их одними из первых продуктов такого класса, произведенных по этой норме.
Совместно с процессорами EPYC ускорители Instinct MI455X будут устанавливаться в ИИ-стойки под кодовым названием Helios. Эти стойки немного шире стандартных серверных, однако AMD и партнеры, по всей видимости, уже согласовали единый форм-фактор для таких решений.
Помимо флагманских моделей, AMD готовит ускорители Instinct MI440X. Как и старшие решения, они ориентированы на вычисления с пониженной точностью — FP4, FP8 и BF16, но адресованы рынку классических серверов. Для сегмента HPC AMD предусмотрела ускорители Instinct MI430X, которые уже упоминались в анонсах ряда новых суперкомпьютеров.
Взгляд дальше: Instinct MI500 и Zen 6
AMD также раскрыла первые детали о следующем поколении ускорителей и серверных процессоров. Серия Instinct MI500 должна перейти на архитектуру CDNA 6 в сочетании с усовершенствованным 2-нм техпроцессом. Таким образом, CDNA 5 в 2 нм станет лишь промежуточным этапом — уже в 2027 году ожидается следующий технологический шаг. Для MI500 AMD планирует использовать память HBM4E. По сравнению с серией Instinct MI300, суммарная вычислительная производительность, по заявлению компании, должна вырасти в 1000 раз всего за четыре года.
На сцене CES AMD также показала корпус ускорителя Instinct MI455X — с двумя вычислительными чиплетами и всеми двенадцатью микросхемами HBM4, размещенными в едином корпусе.
TSMC InFO и эволюция EPYC Venice
Особый интерес вызвали детали, касающиеся Venice. Здесь AMD продолжает подход, опробованный ранее на Strix Halo. Будущие процессоры EPYC будут использовать два IOD, а старшие модели — до восьми CCD. При этом, в отличие от предыдущих поколений, все чипы размещены значительно плотнее.
Такое уплотнение стало возможным благодаря применению технологии TSMC InFO для межсоединений. AMD впервые протестировала ее именно в Strix Halo, но в дальнейшем InFO будут использовать не только EPYC-процессоры — с высокой вероятностью эту технологию получит и следующее поколение Ryzen. Более высокая пропускная способность межсоединений и меньшие задержки должны заметно повысить эффективность всей платформы.
Подписывайтесь на группу Hardwareluxx ВКонтакте и на наш канал в Telegram (@hardwareluxxrussia).