TSMC присоединилась к компаниям, которые свято верят в то, что действие закона Мура не закончилось. Сочетание новых уменьшенных техпроцессов и нового дизайна позволяет в ближайшие годы и дальше увеличивать плотность упаковки транзисторов и вычислительную производительность - если верить посту Годфри Ченга (Godfrey Cheng), главы маркетинга TSMC.
Ченг поделился весьма интересными сведениям о нынешних возможностях контрактного производителя и планах. На данный момент в клиентах TSMC значится AMD помимо NVIDIA, а последние годы на заводах TSMC производились SoC для Apple.
Но сделаем шаг назад: несколько лет назад многие считали, что действие закона Мура закончилось. Действительно, тогда казалось, что технологии производства достигли своего предела, а NVIDIA высказывала мнение, что закон Мура продолжит выполняться только через параллельные дизайны архитектур. Сама Intel видела потенциал поддержания роста вычислительной производительности в Hyperscaling. Но проблемы с 10-нм техпроцессом сильно пошатнули положение Intel и привели к задержкам. Но Джим Келлер из Intel все же надеется продолжить действие закона Мура с помощью комбинации разных мер.
TSMC тоже хочет внести свою лепту в продолжение закона Мура с помощью разных мер. Например, компания сейчас работает над 5-нм техпроцессом и занята снижением рисков. Для массового производства чипов сейчас используются техпроцессы N7 и N7P - на них выпускаются современные процессоры AMD Ryzen и EPYC, а также GPU Navi. В случае техпроцессов N5 и N5P глубокий ультрафиолет (EUV) будет более интенсивно использоваться при экспозиции и травлении чипов. То есть можно ожидать, что еще больше слоев будут производиться с помощью EUV. На данный момент лишь несколько слоев чипа "прожигаются" EUV из-за высокой себестоимости и сложности, но в случае N5P глубокий ультрафиолет будет использоваться почти для всего чипа.
Таким образом, плотность транзисторов продолжит увеличиваться, как и производительность, а энергопотребление снижаться.
Еще одна мера заключается в переходе на модульный дизайн и чиплеты. AMD уже показала преимущества подобного подхода с процессорами Ryzen и EPYC, рано или поздно Intel пойдет тем же путем. Что видно по той же стратегии Intel FPGA, в ближайшем будущем нас ждут процессоры Ice Lake с ядрами Sunny Cove, которые ориентированы в том же направлении.
Совсем недавно TSMC продемонстрировала собственные технологии чиплетов с процессорами ARM HPC. Использовались разные технологии упаковки чипов и интерконнекта. В частности, применялся интерконнект LIPINCON (low-voltage in-package interconnect) с 1.968-битной шиной. Технология CoWoS (Chip-on-Wafer-on-Substrate) позволила объединить разные чипы в одной упаковке.
Наконец, TSMC показала упаковку, состоящую из двух кристаллов площадью 600 мм², каждый с четырьмя подключенными чипами HBM, то есть в сумме их будет восемь. В общей сложности площадь кристаллов составила 1.800 мм², все они устанавливаются на подложку площадью 2.500 мм². Еще несколько лет назад производить чипы подобного размера смысла не было из-за малой доли выхода годных кристаллов. Однако современные технологии упаковки позволяют объединять несколько кристаллов, которые эффективно работают вместе благодаря скоростным интерконнектам с низкими задержками.
Впрочем, TSMC - не единственная компания, работающая над подобными гигантскими чипами. Intel недавно представила дальнейшую разработку EMIB (Embedded Multi Die Interconnect Bridge) в виде Co-EMIB и Omni-Directional Interconnect (ODI) для ускорения скорости передачи информации между чипами. AMD также подробно рассказала о проблемах и решениях при разработке упаковки современного поколения Ryzen.
Так что ближайшие годы обещают стать интересными. В будущем сложность дизайнов чипов будет возрастать, техпроцесс продолжит уменьшаться, в результате мы получим весьма любопытные решения.