В битве за новые технологии интерконнектов Compute Express Link (CXL) получил новое важное усиление. К консорциуму CXL присоединилась компания ARM. Напомним, что совсем недавно участниками CXL стали AMD и NVIDIA. Помимо Intel, в консорциуме сейчас присутствуют три крупнейших производителя процессоров и GPU.
Анонс ARM интересен с учетом того, что компания сама разрабатывает технологии интерконнекта. И до сих пор ARM опиралась на CCIX.
"We expect to maintain CCIX to support inter-package chip-to-chip interface that is currently not in the scope of CXL. We will continue to support customer solutions based on existing CCIX hardware."
Synopsys объявила о том, что компания завершила первый контроллер CXL, PHY (Physical Layer) и разработала Verification IP на основе CXL 1.1. Поддерживаются все три протокола CXL.io, CXL.cache и CXL.mem. На физическом уровне Synopsys использует собственный PCI Express 5.0 IP. Контроллер CXL оснащен 512-битным интерфейсом с поддержкой 16 линий PCI Express 5.0. PHY работает на полной скорости 32 GT/s.
Synopsys 32G PHY IP для CXL будут доступны в дизайнах для 16 нм, 10 нм и 7 нм техпроцессов FinFET. Controller IP и Verification IP уже доступны.
Интерконнект CXL в будущем должен удовлетворить потребности аппаратных компонентов по высокой пропускной способности и когерентности памяти. Что требуется процессорам FPGA, GPU и другим системным компонентам, вовлеченным в высокопроизводительные вычисления HPC. CXL опирается на стандарт PCI Express 5.0. Он уже финализирован, скорость PCIe 5.0 составляет 32 GT/s или 63 Гбайт/с по 16 линиям. PCI Express 6.0 ожидается уже в 2021 году. Поскольку в качестве физического уровня CXL используется PCI Express, можно ожидать быстрый переход на версии 5.0 и 6.0 из-за вероятного роста требований к пропускной способности.
Выбор PCI Express в качестве физической среды CXL позволит всем вовлеченным компаниям быстро и легко внедрить технологию. В данном отношении проприетарные технологии среды передачи и новые протоколы создают ненужные технические сложности - если верить Intel. CXL состоит из протоколов трех уровней: ввода/вывода, памяти и когерентности.