На мероприятии Architecture Day 2020 Intel раскрыла подробности грядущих процессоров Tiger Lake. Техпроцесс 10nm SuperFin тоже сыграет свою роль, поскольку из-за улучшенного 10-нм техпроцесса Intel сможет достичь поставленных целей по производительности новых процессоров с высокими тактовыми частотами.
Центральным компонентом процессоров Tiger Lake являются ядра CPU. Они опираются на дизайн Willow Cove, который очень близок к ядрам Sunny Cove в процессорах Ice Lake. Но благодаря техпроцессу 10nm SuperFin Technology ядра должны работать более эффективно и на более высоких тактовых частотах. Intel пока не указывает частоты и количество ядер CPU. Но в случае мобильных процессоров, скорее всего, останутся четыре ядра. Intel представит первые CPU и ноутбуки в начале сентября.
Из известных деталей можно отметить увеличение кэша MLC (medium level cache) до 1,25 Мбайт на ядро. У процессоров Ice Lake он составлял всего 512 кбайт на ядро. В результате у 4-ядерного процессора кэш составлял 2 Мбайт в сумме, теперь он будет 5 Мбайт (1,25 Мбайт x 4).
Что касается эффективности, свою роль сыграла технология Dynamic Voltage Frequency Scaling (DVFS) когерентного кэша. С поколением Haswell Intel реализовала встроенную подсистему питания Fully Integrated Voltage Regulator (FIVR) у всех моделей. В случае настольных процессоров Skylake и Kaby Lake FIVR был снова удален. Процессоры Ice Lake вновь получили FIVR, то же самое касается и процессоров Tiger Lake, что позволяет надеяться на более эффективное управление энергопотреблением
Кроме изменений в иерархии кэша Intel также оснастила процессоры Tiger Lake более скоростным интерфейсом памяти. Процессоры Ice Lake поддерживают LPDDR4-3733, в случае Tiger Lake Intel теперь официально добавляет поддержку LPDDR4-4267, DDR4-3200 и LPDDR5-5400. Intel указывает в два раза большую пропускную способность когерентного интерконнекта и пропускную способность памяти до 86 Гбайт/с. Встроенная графика тоже выигрывает от более высокой пропускной способности, но об этом мы поговорим чуть позднее.
Третий важный компонент инноваций процессоров Tiger Lake - интегрированная графика. Она базируется на архитектуре Xe-LP и опирается на 96 исполнительных блоков (EU) в максимальном варианте расширения. Intel пока не опубликовала подробности структуры EU, но указывает поддержку Asynchronous Compute, Sampler Feedback, обновленный Media Engine с поддержкой AV1 и обновленный Display Engine, который поддерживает несколько дисплеев с высоким разрешением. По сравнению с Gen11 Intel рассчитывает на удвоение производительности встроенной графики Xe-LP. Intel ранее продемонстрировала производительность графики процессоров Tiger Lake в игре Battlefield V.
Кроме улучшений в микроархитектуре, интерфейсе памяти и встроенной графике, процессоры Tiger Lake получили и другие изменения в дизайне SoC. Среди них ускоритель GNA 2.0 (Gaussian Neural Accelerator), который берет на себя задачи инференса. В случае подавления шумов GNA 2.0 позволяет взять на себя до 20% нагрузки с ядер CPU. А освободившиеся ресурсы можно использовать на другие задачи.
Поддержка Thunderbolt 4 и USB4 тоже станет неотъемлемой частью процессоров Tiger Lake. Несколько недель назад Intel как раз опубликовала первые подробности. Технология CET (Control-Flow Enforcement Technology) призвана обеспечить защиту от атак. CET была разработана вместе с Microsoft и оптимизирована под операционную систему Windows. Но технология работает под Linux и другими операционными системами. Несколько недель назад мы опубликовали новость о разных вариантах атак и механизмах защиты.
Первые ноутбуки на процессорах Tiger Lake должны появиться ближе к новогоднему сезону. В начале сентября Intel наверняка представит больше подробностей о процессорах, в том числе производительности и тактовых частотах.
Подписывайтесь на группы Hardwareluxx ВКонтакте и Facebook, а также на наш канал в Telegram (@hardwareluxxrussia).
Мы рекомендуем ознакомиться с нашим руководством по выбору лучшего процессора Intel и AMD на текущий квартал. Оно поможет выбрать оптимальный CPU за свои деньги и не запутаться в ассортименте моделей на рынке.