Intel постепенно приоткрывает завесу тайны над грядущим новым поколением Xeon. Как было объявлено на конференции Supercomputing 2021, процессоры будут опционально содержать память HBM. В принципе, и ранее было известно, что Intel будет устанавливать до четырех кристаллов HBM рядом с четырьмя вычислительными кристаллами процессоров Sapphire Rapids. Но емкость памяти до сих пор не раскрывалась.
Как стало известно, Intel упоминает до 64 GB HBM2e. Соответственно, каждый из четырех вычислительных тайлов получит, максимум, один кристалл HBM2e. Память HBM2e может работать как кэш DDR5 (HBM Caching Mode) или в качестве HBM Flat Mode - эксклюзивная память, к которой могут обращаться ядра Golden Cove. В таком случае память DDR5 не требуется, все необходимые данные хранятся в HBM2e.
Поскольку Intel упоминает "до 64 GB", будут процессоры Xeon с емкостью меньше 64 Гбайт. Сегодня HBM2e производят только Micron и SK Hynix с емкостью 16 и 8 Гбайт на кристалл. То есть мы также увидим процессоры Xeon c 32 Гбайт памяти, либо Intel может не всегда устанавливать четыре кристалла HBM2e, что тоже возможно.
К сожалению, Intel не раскрыла конкретных моделей, число ядер и другие технические подробности. Но мы уже знакомы с архитектурой Golden Cove в деталях. По сравнению с настольными процессорами Alder Lake (тест) отличия коснутся кэша L2, который будет крупнее: 2 Мбайт на ядро против 1,25 Мбайт у Alder Lake. Чтобы не раскрыть число ядер на тайл, Intel продолжает упоминать более 100 Мбайт кэша LLC (Last Level Cache) или L3.
Некоторую путаницу вызвала возможность активации расширений AVX-512 на процессорах Alder Lake после отключения ядер E. Если верить Intel, изначально этого не планировалось, но на финальной стадии разработки инженеры все же приняли решение оставить возможность активации AVX-512 на настольных системах. Впрочем, особого толку от AVX-512 на настольном сегменте нет, все же набор инструкций намного полезнее для процессоров Xeon.
Функции ввода/вывода, такие как CXL 1.1, PCI Express 5.0 и UPI 2.0 для связи сокет-сокет, уже были известны. Конечно, поддерживается DDR5, как и в случае процессоров Alder Lake. Четыре вычислительных тайла с двумя каналами памяти каждый дают в сумме восемь каналов DDR5 у Sapphire Rapids. Но Intel будет поддерживать четыре канала памяти только в том случае, если все четыре тайла присутствуют в корпусировке и активны.
Процессоры Xeon Sapphire Rapids изготавливаются по техпроцессу Intel 7, который ранее назывался 10nm Enhanced SuperFin. Кристаллы XCC (Extreme Core Count) будут иметь площадь 400 мм², что было известно еще на HotChips 33. С четырьмя кристаллами/тайлами в корпусировке площадь составит 1.600 мм², причем это еще без чипов HBM2e. Четыре тайла связываются между собой десятью мостами EMIB (Embedded Multi-die Interconnect Bridge). Здесь, судя по всему, будет неравенство: возможны подключения 2x2 и 2x3. Если добавить четыре кристалла HBM, то получается 14 мостов EMIB, по одному дополнительному на стек HBM. Но внешне корпусировка будет выглядеть как монолитный процессор.
Xeon с HBM2e будет контратаковать EPYC с кэшем 3D V-cache
Производительность процессоров можно существенно увеличить, если расположить большие объемы памяти/кэша ближе к вычислительным кристаллам. Не зря AMD на прошлой неделе представила процессоры EPYC с кэшем 3D V-Cache под кодовым названием Milan-X. Они предлагают до 768 Мбайт кэша L3, распределенного по восьми CCD. Ядра Zen 3 могут обращаться к собственному (внутреннему для CCD) кэшу L3 с пропускной способностью 650 Гбайт/с по записи и почти 1.000 Гбайт/с по чтению.
Память HBM2e обеспечивает пропускную способность до 460 Гбайт/с. С четырьмя чипами HBM2e процессоры Sapphire Rapids получат до 1.840 Гбайт/с для всех четырех вычислительных тайлов. Похоже, что по емкости и пропускной способности Intel есть, чем удивить конкурента с процессорами Sapphire Rapids, оснащенными HBM2e. Впрочем, открытым остается вопрос числа ядер и общей производительности.
Sapphire Rapids + Ponte Vecchio
Процессоры Xeon на дизайне Sapphire Rapids - лишь один строительный блок в стратегии Intel HPC. Второй - ускорители Ponte Vecchio, однако новой информации по ним нет. Поэтому приведем известные сведения.
Ponte Vecchio можно назвать флагманом по корпусировке Intel. Вариант с двумя стеками будет содержать 11 мостов EMIB (пять на стек, 4x HBM + 1x Xe Link) и один между двумя стеками. Что касается слайсов в стеке, они подключаются 16 интерфейсами Foveros.
Разные тайлы изготавливаются по разным техпроцессам, иногда на внешних мощностях. Вычислительные тайлы выпускаются по 5-нм техпроцессу на TSMC. Базовый тайл изготавливается по техпроцессу Intel 7 (10nm Enhanced SuperFin). Тайлы Xe Link вновь производятся TSMC, но уже по 7-нм техпроцессу. Насчет кэша Rambo Intel пока не раскрывает деталей производства. Скорее всего, здесь тоже будет использоваться Intel 7. Остаются кристаллы HBM2E, которые будут производиться Samsung или SK Hynix.
На конференции Supercomputing 2021 Intel назвала размеры кэшей. 64 Мбайт кэша L1 являются суммой 512 кбайт на ядро Xe и 8 Мбайт на слайс Xe. 408 Мбайт кэша L2 нам весьма удивили, поскольку ожидалось лишь 144 Мбайт на базовый тайл. И пока не совсем понятно, как здесь получены 408 Мбайт.
Суперкомпьютер Aurora будет использовать не меньше 18.000 процессоров Sapphire Rapids и более 54.000 ускорителей Ponte Vecchio. Вычислительные узлы будут состоять из двух процессоров Xeon и шести GPU-ускорителей. Пиковая вычислительная производительность достигнет 2 ExaFLOPS.
Кроме суперкомпьютера Aurora, ускорители Ponte Vecchio будут доступны в серверах Atos, Dell, HPE, Inspur, Lenovo и QCT.
Подписывайтесь на группы Hardwareluxx ВКонтакте и Facebook, а также на наш канал в Telegram (@hardwareluxxrussia).