До официального анонса процессоров Intel Nova Lake остается еще несколько месяцев, но на прошлой неделе в сеть уже утекли характеристики сразу нескольких моделей. Особый интерес представляют CPU с bLLC (big Last-Level Cache), и теперь стало понятно, как именно формируется этот кэш у пяти SKU. Базовая формула простая: каждый P-кластер дает два блока по 12 МБ, каждый E-кластер — один блок на 12 МБ.
Все Nova Lake с восемью P-ядрами и поддержкой bLLC относятся к серии D. Основной вклад в объем кэша дают четыре P-кластера: каждый включает два ядра Coyote Cove и два L3-блока по 12 МБ. В сумме это 96 МБ. Дополнительно учитывается кэш E-кластеров — каждый содержит четыре ядра и один блок на 12 МБ. Например, у Core Ultra 7 400D итоговый объем составляет 132 МБ (96 + 36 МБ).
Флагман для сокета LGA1954 — Core Ultra 9 400D — получит 8 P-ядер, 16 E-ядер и 4 энергоэффективных LP-ядра, всего 28 ядер. Его bLLC объемом 144 МБ складывается из 96 МБ от P-кластеров и 48 МБ от E-кластеров. Самый младший вариант с bLLC, согласно утечкам, — Core Ultra 9 400: 6 P-ядер, 12 E-ядер и 4 LP-ядра. При трех P-кластерах это 72 МБ, плюс 36 МБ от трех E-кластеров — всего 108 МБ.
| Модель | Ядра | Конфигурация ядер P+E+LP |
Кэш L3 | Конфигурация кэша | Конфигурация тайлов | Память | TDP |
| Core Ultra 400DX | 52 | (8+16)+(8+16)+4 | 288 МБ bLLC | 2×(96 + 48 МБ) | Dual-Tile | DDR5-8000 | 175 Вт |
| Core Ultra 400DX | 44 | (8+12)+(8+12)+4 | 264 МБ bLLC | 2×(96 + 36 МБ) | Dual-Tile | DDR5-8000 | 175 Вт |
| Core Ultra 9 400D | 28 | 8+16+4 | 144 МБ bLLC | 96 + 48 МБ | Single-Tile | DDR5-8000 | 125 Вт |
| Core Ultra 9 400 | 28 | 8+16+4 | 36 МБ | 24 + 12 МБ | Single-Tile | DDR5-8000 | 125 / 65 Вт |
| Core Ultra 9 400 | 22 | 6+12+4 | 108 МБ bLLC | 72 + 36 МБ | Single-Tile | DDR5-8000 | 65 Вт |
| Core Ultra 7 400D | 24 | 8+12+4 | 132 МБ bLLC | 96 + 36 МБ | Single-Tile | DDR5-8000 | 125 Вт |
| Core Ultra 7 400 | 24 | 8+12+4 | 33 МБ | 24 + 9 МБ | Single-Tile | DDR5-8000 | 125 / 65 Вт |
| Core Ultra 7 400 | 16 | 4+8+4 | 18 МБ | 12 + 6 МБ | Single-Tile | DDR5-8000 | 65 / 35 Вт |
| Core Ultra 5 400 | 22 | 6+12+4 | 27 МБ | 18 + 9 МБ | Single-Tile | DDR5-8000 | 125 / 65 Вт |
| Core Ultra 5 400 | 12 | 4+4+4 | 15 МБ | 12 + 3 МБ | Single-Tile | DDR5-8000 | 65 / 35 Вт |
| Core Ultra 5 400 | 8 | 4+0+4 | 12 МБ | 12 МБ | Single-Tile | DDR5-8000 | 65 / 35 Вт |
| Core Ultra 3 400 | 6 | 2+0+4 | 6 МБ | 6 МБ | Single-Tile | DDR5-8000 | 65 / 35 Вт |
Две версии Core Ultra 400DX для HEDT и рабочих станций
Если одночиповые модели нацелены на массовый и игровой сегменты, то Core Ultra 400DX с двумя тайлами ориентированы на HEDT и рабочие станции — при этом также используют сокет LGA1954.
Старшая модель получит два полноценных тайла и в сумме 52 ядра. У младшей версии урежут по четыре E-ядра на каждый тайл — в итоге 44 ядра и 264 МБ bLLC вместо максимальных 288 МБ.
Параллельно уже засветилась и серия чипсетов 900 — именно она станет основой для будущих материнских плат под LGA1954.
Обновление: без bLLC — (2×) 3 МБ на кластер
Многих интересует, какой объем L3 получат процессоры без bLLC. Расчет простой: на каждый P-кластер приходится 2×3 МБ, на каждый E-кластер — 1×3 МБ. Соответствующие значения L3 мы добавили в таблицу.
Подписывайтесь на группу Hardwareluxx ВКонтакте и на наш канал в Telegram (@hardwareluxxrussia).