TSMC вместе с Broadcom разработала собственную технологию подложки и интерконнекта CoWoS (chip-on-wafer-on-substrate), и результат сотрудничества должен скоро воплотиться в конкретных продуктах. Особый интерес представляет размер подложки. Площадь составляет 1.700 мм², на ней будут располагаться кристаллы памяти HBM, а также 5-нм (N5) вычислительные чипы.
TSMC представила...

... читать далее