В старых планах AMD, предположительно относящихся к концу 2018 года, фигурирует процессор EPYC следующего поколения под названием Genoa. Информация весьма интересна тем, что в конце 2018 года планировалось добавить SMT4. В сентябре 2019 об этом появились слухи из другого источника. Пользователь @momomo_us в своем твитере вновь поднял данную тему.
Во время публикации данных планов архитектура Zen 3, вероятно, только утверждалась, как и процессоры Genoa. Поэтому с тех пор могли быть внесены разные изменения.
Процессоры Genoa предложат до 64 ядер. Если они будут поддерживать SMT4, то процессор EPYC сможет одновременно выполнять 256 потоков. Архитектура в данном случае называется все еще Zen 3, которая впервые выйдет в процессорах Milan (и первых Ryzen в этом году). Но здесь речь идет все еще о SMT2. Также в случае Genoa упоминается и новый сокет SP5. Кроме того, планируется поддержка DDR5, PCI Express 5.0 и интерконнекта Gen-Z.
Интересны и прогнозы насчет архитектуры Zen 3, которая будет использоваться в Milan. Речь также идет о 7-нм техпроцессе. Между тем AMD подтвердила, что, по крайней мере, архитектура Zen 4 будет производиться по 5-нм техпроцессу. Интересно, что более свежие планы указывают на то, что процессоры Genoa будут опираться на архитектуру Zen 4.
Использование DDR5 и PCI Express 5.0 для Genoa более чем вероятно. Но вот насчет поддержки SMT4 вопрос остается открытым. Но процессоры Genoa на архитектуре Zen 4 с поддержкой SMT4 тоже кажутся вполне логичными.
Еще раз отметим, что данная часть планов пока не подтверждена. Они сравнительно старые, поэтому с момента публикации могли произойти изменения.
Что такое Simultaneous Multithreading?
AMD и Intel поддерживают по два потока на ядро в своих современных архитектурах. В случае IBM Power9 возможно выполнение даже четырех или восьми потоков Simultaneous Multithreading (SMT). Реализация Intel носит фирменное название Hyper-Threading (HT).
Технология SMT была разработана еще в 1990-х годах. Где-то в начале 2000-х Intel реализовала первую поддержку в процессорах Pentium 4. SMT позволяет задействовать неиспользованные ресурсы ядер процессоров, чтобы увеличить производительность. Если фронтальная часть конвейера процессора недогружена или предсказание ветвлений слишком часто ошибается, поддержка SMT/HT может лучше загрузить конвейер процессора. Но чтобы получить такой прирост производительности, необходима возможность параллельного выполнения нескольких потоков. Кроме того, процессор должен для поддержки SMT/HT дублировать некоторые функциональные блоки. Изменяются требования и к очереди команд и внеочередному выполнению.
AMD уже опубликовала всю информацию о процессорах Milan некоторое время назад. Можно ожидать изменения структуры Core Compute Die (CCD) и кластера Core Compute Complex (CCX). Нынешние кристаллы Valhalla содержат на каждом CCD по два кластера CCX, кэш L3 разделен на две части по 16 Мбайт для каждого кластера. Что было верно и для кристаллов Zeppelin. Но с поколением Zen 3 кэш L3 на CCD должен быть уже единым, емкостью 32 Мбайт и выше.
Подписывайтесь на группы Hardwareluxx ВКонтакте и Facebook, а также на наш канал в Telegram (@hardwareluxxrussia).